INE 5439 / INE410107 - Cronograma - 2014.2                        
  Sem aula (pressupõe auto-estudo, exceto nos feriados) Ultima atualização: 23-out-2014                      
  Avaliações Nota: o cronograma de aulas poderá sofrer modificações ao longo do semestre; o cronograma de provas e seminários não sofrerá alterações.                        
Aex = Aula expositiva                        
Lab = Aula prática em laboratório                        
# Data Turma Tipo de Aula
(sala)		 Assunto Slides Livro-texto
 Páginas                        
1 SEG 11/ago/14 13:30-15:10 Aex
(INE 101)		 Introdução. Escopo da disciplina. Plano de ensino. Panorama de sistemas embarcados e Cyber-Physical Systems.   Lee & Seshia (version 1.08) 2 a 15                        
2 QUI 14/ago/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Apresentação do fluxo de projeto de sistemas embarcados                              
  SEG 18/ago/14 13:30-15:10 Aex
(INE 101)		 Sem aula. Professor afastado                              
3 QUI 21/ago/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Introdução ao SystemC em nível de transferência de registradores (Register transfer level - RTL)                              
4 SEG 25/ago/14 13:30-15:10 Aex
(INE 101)		 (P) Processadores embarcados. Microcontroladores, DSPs, GPUs, RISCs e CISCs. Benefícios e dificuldades no projeto e análise de sistemas embarcados devido a técnicas de paralelismo (e.g. pipelining e multicores).   Lee & Seshia (version 1.08) 179-187;
187-204		                        
5 QUI 28/ago/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Lab 1: SystemC OSCI                              
6 SEG 01/set/14 13:30-15:10 Aex
(INE 101)		 (P) Memória embarcada. Tecnologias de memória. Hierarquia: Mapas de memória, scratchpads e caches. Modelos de memória.   Lee & Seshia (version 1.08) 207-215;
219-224		                        
7 QUI 04/set/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Lab2: Modelagem em nível de transações (Transaction level modeling - TLM)                              
8 SEG 08/set/14 13:30-15:10 Aex
(INE 101)		 (P) Eficiência energética da memória. Otimização de SW em tempo de ligação/compilação: gerenciamento de scratchpads e prefetch em caches.                              
9 QUI 11/set/14 10:10-11:50 Lab/Aex
(LABDSG)		 (A) Introdução ao processo de verificação e à logica temporal                              
10 SEG 15/set/14 13:30-15:10 AEX
(INE 101)		 (P) Eficiência energética do processador. Fundamentos: Energia e potência (dinâmica e estática). Técnicas de HW para baixa potência: clock gating, otimização em nível lógico, multi-VDD e multi-threshold.   Keating et al. 2008 1 a 19                        
11 QUI 18/set/14 10:10-11:50 Lab/Aex
(LABDSG)		 (A) Verificação baseada em simulação                               
12 SEG 22/set/14 13:30-15:10 Aex
(INE 101)		 (P) Eficiência energética do processador. Dynamic Voltage and Frequency Scaling   Keating et al. 2008 121-130                        
13 QUI 25/set/14 10:10-11:50 Lab/Aex
(LABDSG)		 (A) Lab 3: Verificação baseada em simulação                              
14 SEG 29/set/14 13:30-15:10 Aex
(INE 101)		 (P) Modelos de programação. Programas imperativos e threads.   Lee & Seshia (version 1.08) 272-286
15 QUI 02/out/14 10:10-11:50 Lab/Aex
(LABDSG)		 (A) Verificação formal baseada em model checking      
16 SEG 06/out/14 13:30-15:10 Avaliação
(a definir)		 P1                              
17 QUI 09/out/14 10:10-11:50 Lab/Aex
(LABDSG)		 (A) Lab 4: Verificação formal baseada em model checking                              
  SEG 13/out/14 13:30-15:10 Aex
(INE 101)		 GRAD sem aula (SECCOM 2014); Seminários PPGCC                              
  QUI 16/out/14 10:10-11:50 Lab/Aex
(LABDSG)		 GRAD sem aula (SECCOM 2014); Seminários PPGCC                              
18 SEG 20/out/14 13:30-15:10 Aex
(INE 101)		 (P) Modelos de programação. Modelos de consistência de memória   Hennessy& Patterson
 (CAQA, 5th edition)		 392-395                        
19 QUI 23/out/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Lab 5: Introdução ao projeto de sistemas embarcados baseado no kit Intel-Altera (DE2i-150)                              
  SEG 27/out/14 13:30-15:10   Sem aula: dia não letivo                              
21 QUI 30/out/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Lab 6: Apresentação do estudo de caso - Conversor de cores RGB para YCrCb                              
20 SEG 03/nov/14 13:30-15:10 Aex
(INE 101)		 (A) Análise quantitativa de tempo de execução. Casos extremos e caso médio. Programas como grafos. Fatores que determinam o tempo de execução. Formulação como problema de otimização.   Lee & Seshia (version 1.08) 403-425                        
23 QUI 06/nov/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Lab 7: Hardware “Conversor YCrCb”                               
22 SEG 10/nov/14 13:30-15:10 Lab
(INE 101)		 (A) Análise quantitativa de tempo de execução. Exemplo prático em laboratório : uso de programação linear inteira para análise de pior caso de programas (WCET)                              
25 QUI 13/nov/14 10:10-11:50 Lab/Aex
(LABDSG)		 (P) Lab 8: Integração dos módulos de hardware e de software                               
24 SEG 17/nov/14 13:30-15:10 Avaliação
(local a definir)		 P2                              
26 QUI 20/nov/14 10:10-11:50 Atendimento
(LABDSG)		 (P) Lab 9: Integração dos módulos de hardware e de software                              
27 SEG 24/nov/14 13:30-15:10 Avaliação
(a definir)		 PS                              
  QUI 27/nov/14 10:10-11:50   Sem aula: preparação para REC                              
28 SEG 01/dez/14 13:30-15:10 Avaliação
(a definir)		 REC                              
  QUI 04/dez/14 10:10-11:50   Sem aula: correção de REC